本实验主要是练习计数器,以及利用计数器分频。
1. 时钟分频
2. 十进制计数器
4. Quartus II的编译报告
在顶层模块(diglab2)里我们把上述分频得到的7个时钟组成的数组叫做myclock。
分频所得的时钟可映射到外部I/O接口,以备他用:
把1Hz-10KHz的时钟接到绿色LED.观察.只有1Hz和10Hz的可辨.
本实验分频的思路很简单,先把50MHz的时钟用50分频分成1MHz,然后再用10分频递推分频,直到1Hz.有点像行波进位加法器的思路,同样,性能应该也不高,后面我们会提到.
2. 十进制计数器
用1Hz的时钟驱动2个十进制的计数器,并将其输出显示在HEX7-6上
2个进位信号分别接到LEDG7和LEDG6.
用1Hz的时钟驱动一个十六进制的计数器,其输出显示在HEX0.
4. 本实验完整代码如下:
10分频仿真结果:
10进制计数器仿真结果:
时序分析结果:
本实验分频的思路虽然简单,但由时序分析的结果可知,存在延迟不匹配的情况,建议实际分频时用PLL模块.
1. John S. Loomis, diglab2.http://www.johnloomis.org/digitallab/diglab/diglab2/diglab2.html
版权所有: IT货架- 内容来自互联网,仅供用于技术学习,请遵循相关法律法规. 京ICP备11030978号-1